Full text · 原文
4,599 字
【文/芯科状元】
<br>
七月末上海一个闷热的傍晚，浦东张江一家射频前端公司的产品总监老陈把电脑合上，又打开。他手里攥着两份PDF，一份是自家上一季度刚推出的一颗5G n78频段PA芯片资料，另一份是南方一家竞争对手当月发布的新品数据表。翻到引脚定义那一页，32个PIN，顺序、功能、上下拉方式，一处不差。
<br>
这不是老陈第一次遇到这种事。他告诉“芯科状元”，他所在的射频前端赛道，毛利率大多年份维持在6%到20%之间，谁家新推一款有点意思的产品，顶多半年，市场上就会冒出一颗PIN脚1：1对齐的兼容品。BOM表换个料号，PCB板不动一根线，客户就能完成切换。业内叫Pin-to-Pin，简称P2P。
<br>
就在他这次找到二供的第三天，国务院令第842号签发。修订后的《集成电路布图设计保护条例》公告落地（以下简称“《条例》”），自今年10月15日起施行。距离2001年国务院令第300号首次公布，整整二十五年。该条例选择在这个时点被叫醒，不是巧合。
<br>
一份被冷落了二十五年的条例
<br>
在整个知识产权体系里，布图设计权一直是一个偏冷门的存在。这些年芯片圈内谈得最多的是专利，是商标，是商业秘密，布图设计几乎没有存在感。
<br>
翻开老版条例，一共40条，核心内容停留在登记与专有权的确认层面。2001年那个时点，中国半导体业还处于以外资和三来一补为主的阶段，国内Fabless公司屈指可数，布图设计侵权案例更是罕见。一部立法上有备无患的条例，自然使用频率极低。到2024年北京知识产权法院公开披露的数据里，过去二十年全国累计受理的布图设计侵权案件不足两百件，平均每年不到十件。作为对比，同期专利侵权案件是每年十几万件量级。
<br>
但过去五年，风向变了。
<br>
按中国半导体行业协会披露的数据，截至2025年底，国内规模以上集成电路设计企业超过3800家，是2015年的近5倍。竞争密度上来，同赛道产品同时期出现在市场上的概率极高。老陈提到的射频前端，已经从五年前四五家国产厂商，发展到今天三十余家争食。同一颗芯片的布图，可能在几家公司的服务器里同时被绘制，谁抢先流片，谁定义规格，又能领先多久，变量都太多。
<br>
修订后的条例扩展到6章54条。乍一看只多了14条，但真正被行业盯着看的，是那几处笔法明确的调整。
<br>
第一处，把保护边界往前推了一步。第三条特意加了一段，对集成光子、量子等功能的集成电路布图设计，可以依照本条例予以保护。二十五年前，这些词还不构成产业术语，现在被写进国务院令，意味着监管方对未来几条技术路线做了预留。
<br>
还有是第四十六条对赔偿的重新定价。故意侵犯布图设计专有权、情节严重的，可以在按实际损失、侵权获利或许可费倍数确定的基础上，再按1倍到5倍确定赔偿数额。这一条几乎对齐了2020年专利法修订时引入的惩罚性赔偿力度。
<br>
对一家上市芯片公司来说，以前布图侵权是可以扛的成本，现在可能不能扛了。
<br>
另外，第九条明确写，申请布图设计登记和行使专有权应当遵循诚实信用原则，滥用专有权构成垄断行为的，按反垄断法处理。这条看似是标准动作，但结合近年来芯片行业频发的抢注式登记现象，意味明显。
<br>
还有一处容易被忽略的细节。第五十三条留了一句对等报复条款，任何国家或者地区在集成电路布图设计保护方面对中国采取歧视性措施的，中国可以采取相应措施。放在中美芯片博弈的当下，这句话不是修辞。
<br>
PIN脚，布图，架构：一颗芯片的护城河有三层
<br>
要理解这份条例究竟能保护什么、不能保护什么，得回到芯片本身的结构。
<br>
一颗芯片能被复制的层次，大致可以分成三层。最外一层是引脚定义，也就是PIN脚。往里一层是布图设计，是晶体管、金属层、通孔在硅片上的三维排布。再往里是电路架构，是模块与模块之间的连接逻辑，是那些让工程师彻夜画白板的东西。
<br>
PIN脚这一层，几乎不可能被知识产权保护。它属于接口标准，天然带有公共属性。射频前端更是如此，主芯片平台方，高通，联发科，紫光展锐，一旦定了接口规范，配套的PA、LNA、开关、滤波器，谁做都是那几个PIN。老陈的话很直白，他说，我们抄Skyworks和Qorvo的PIN脚定义，都写在产品资料手册的兼容性说明里，大大方方。这不是道德问题，这是行业游戏规则本身。
<br>
真正应当被保护、而且现在被这份条例强化保护的，是中间那一层，布图。
<br>
一颗典型的模拟芯片，布图设计包含数百到数千个晶体管的位置、宽长比、间距，以及金属层的走线密度。在设计上，这是一门经验密集型的手艺，一位资深模拟版图工程师的月薪，现在开到五万往上，比同龄的数字后端还高。而在法律上，只要具备独创性，登记之后就享有专有权。
<br>
新条例第六条把独创性讲得更清楚了，是创作者自己的智力劳动成果，并且在其创作时在业内不是公认的常规设计。这句话看似绕，但很有分量。它把那种照着某公司的版图微调一下的做法，从灰色地带往红线里推了推。
<br>
第三层架构创新，靠的是发明专利，不在本条例覆盖范围内。
<br>
三层护城河里，PIN脚这一层历史上就没打算保护，架构这一层从来就有专利法兜底。这次条例修订真正撬动的，是中间的布图。而恰恰是这一层，过去几年被行业称为软抄袭的重灾区。
<br>
软抄袭：一个被行业默契回避的词
<br>
先解释一下，“芯科状元”把软抄袭定义为：在布图与电路层面，通过EDA工具的辅助，对原厂设计进行局部翻转、镜像、器件替换、器件比例微调，使得最终版图在几何上不完全一致、在数据库比对上不构成硬抄袭，但在电路行为、性能表现、乃至制造成本上，与原厂设计基本等价。
<br>
这个操作过去几年在多个模拟赛道上非常普遍。
<br>
一位从业九年的AC-DC研发工程师前几天告诉“芯科状元”，他们团队接触过一家新进入者的路径，拿到一颗行业头部厂商的PMIC样片，先反向做die shot，把版图扫出来，再喂进商用的版图比对工具里做差异分析。然后就是所谓的合规化重绘，在保证功能与性能一致的前提下，把原厂版图的对称结构换成不对称结构，把两颗MOS并联的方式换成一颗大MOS，把电阻分压网络的走线绕一圈。改完之后送去登记，几乎看不出与原设计的血缘关系。
<br>
这就是软抄袭的完整链路。
<br>
这套操作能长期存在，一部分原因是2001年那版条例对独创性的界定过于抽象，给了灰色地带足够宽的通道。另一部分原因是行业默契。原厂即便怀疑，也很少诉诸法律，因为举证成本极高，且诉讼周期动辄两三年。这位AC-DC工程师说，他见过一家珠三角的电源芯片公司被告了整整26个月，最后判决下来时，涉案产品早已进入下一代，原告拿到的赔偿覆盖不了律师费的三分之一。
<br>
新条例把赔偿倍数拉到5倍，同时把权利范围界定标准明确化，基本就是冲这套软抄袭链路来的。它未必能一夜之间改变行业，但会显著抬高玩家的心理成本。老陈的说法很有意思，他说，以前公司法务提醒的是，版图相似度别超过30%，现在会提醒你别超过10%，而且尽量不要在同一家Fab流片。这个变化听起来微小，但落到每一款要立项的芯片上，都是一次成本重估。
<br>
EDA工具的一体两面
<br>
有意思的是，让软抄袭成为可能的，恰恰是EDA工具本身的进步。
<br>
过去十年，前端设计与布局布线工具的自动化程度指数级提高。Synopsys的ICC2、Cadence的Innovus，已经把大量手工版图工作交给算法。在数字后端，一个设计团队用一天时间就能完成过去要一个月的布局布线。这是效率的胜利，也是抄袭门槛的塌方。
<br>
一位不愿具名的EDA原厂销售在私下场合说过一句话，现在客户来买工具，不是问能不能做出好设计，而是问能不能对着一个die shot反推出源版图。这个需求，厂商心知肚明。
<br>
模拟版图工具端也在发生同样的事。Cadence Virtuoso引入的自动匹配、器件对称约束，以及基于AI的版图布局辅助，让原本高度依赖资深工程师手感的模拟版图，变得越来越可复制。一位模拟IC设计公司的CTO在闭门会上开过一个玩笑，他说，现在一颗电源芯片，不同公司做出来，版图相似度可以做到80%，但没有一家会承认自己抄了。
<br>
Cadence Virtuoso工具
<br>
这就是新条例落地时不得不面对的现实。工具在往下拉门槛，法律在往上抬门槛，两股力量相向而行。最终的均衡点在哪里，要看头部厂商是否愿意用这份条例赋予的新武器，去打一场示范性的官司。业内普遍的判断是，10月15日之后的一年内，会有一到两起标志性案件浮出水面，才能真正定价这份条例的震慑力。
<br>
6%毛利率的赛道，靠一份条例救得回来吗
<br>
回到老陈的射频前端。这是国产替代压力最大、也是内卷最惨烈的赛道之一。
<br>
一位在射频前端行业待了十五年的资深从业者跟“芯科状元”算过一笔账。一颗新的Sub-6G PA从立项到量产，研发投入通常在1500万到2500万人民币之间，回收周期需要18到24个月。这是在没有二供追进来的假设下。一旦被Pin-to-Pin，回收周期会拉长到30个月甚至更久。而射频前端产品的技术迭代周期，恰好也是18到24个月。也就是说，当你的钱刚刚回本，产品已经该被下一代替代了。
<br>
这个数学在过去几年里逼死了不少中小设计公司。据行业媒体的粗略统计，2024年国内射频芯片设计公司数量比2023年减少了近20家，多数不是被市场淘汰，而是被内卷拖垮。
<br>
新条例能救吗？
<br>
短期看，它改变不了PIN脚不受保护的事实，改变不了主芯片平台方主导接口标准的格局，改变不了终端品牌坚持要求二供的采购逻辑。这些结构性问题，不是一份条例能撬动的。
<br>
但它可能改变的是，原厂在被复制之后，拥有了一个更有说服力的谈判筹码。老陈告诉“芯科状元”，他所在的公司已经把新条例的原文分发给了每一位版图工程师，并且计划把每一次布图设计的登记，从事后动作改成流片同步动作。这个改变的目的很朴素，不是为了打官司，而是为了在下一次同客户谈价格时，能多一份底气。
<br>
同样重要的是，它给出了一个语义信号。这份条例二十五年首次大修，选在2026年这个节点，配合上更早的《反垄断法》修订、专利法惩罚性赔偿的落地、以及《数据出境安全评估办法》的收紧，连起来看，是一个立法上的组合拳。对头部原厂来说，以往那种不告是常态的心态，可能要变成告一个试试的心态。
<br>
可为而不为
<br>
条例是一条底线，不是一条上限。
<br>
“芯科状元”采访的每一位从业者，几乎都表达了同一个意思。真正能让一家芯片公司活下去的，从来不是别人抄不了你，而是别人抄了你，你已经在下一代。这是行业的物理规律，不是任何一份文件能改写的。
<br>
兆易创新当年靠Pin-to-Pin兼容ST的MCU打开市场，今天已经是国产MCU龙头，并且开始被人以Pin-to-Pin的方式追赶。普冉半导体走同样的路，但把面积做到竞争对手的一半，靠技术深度反过来把市场吃掉。这些故事都不是新故事，但它们说明一件事，在同一条赛道上，决定终局的从来不是别人有没有抄你，而是你有没有在被抄的时候，已经在跑下一个山头。
<br>
那位射频总监最后跟“芯科状元”说了一句话：“行业最终会走向一种默契，叫可为而不为。而这份条例的意义，就是让不为变得比过去更划算一点点。”
<br>
至于这一点点能不能撬动整个国产半导体的护城河，还得看谁愿意打第一枪。