【 文/观察者网 心智观察所 】 小小手机的算力比几十年前大如楼房的超级计算机还要强，幕后功臣就是晶体管。在一块指甲盖大小的芯片里，能塞进两百亿个晶体管。过去几十年来，人们把晶体管做得越来越小，一颗芯片上容纳的晶体管越来越多，借此提升性能，降低功耗；现如今，这条路快到头了，又该怎么办？人们走出了两条新路：向上堆叠和缩短时间。 2026年，一些有代表性的芯片黑科技惊艳登场，除了最近大火的华为韬定律，还有一项值得重视的研究，就是美国伊利诺斯香槟分校曹庆团队的垂直堆叠。 半导体、PN结与晶体管：由电信号触发的开关 芯片的原料是一种沙砾，其成分为二氧化硅。对这种沙砾进行提纯，就能得到一种最原本的半导体材料：单晶硅。半导体的神奇之处就在于它的导电性可以得到操控。如何操控？首先，半导体的载流子有两种：电子与空穴（相当于电子缺失留下的带正电的洞）。往纯硅里掺入微量的磷，得到N型硅半导体，其主要载流子为电子；掺入硼，得到P型硅半导体，其主要载流子为空穴。将一个N型硅半导体和P型硅半导体贴在一起，P区空穴与N区电子向对面扩散，逐渐形成由N指向P的内部电场，最终在交界之处形成一个载流子不得通过的空区：耗尽层，这正是PN结的由来。对于这样一个PN结，只有将P端接入正极，N端接入负极，电流才能通过（外部电场克服内部电场，削薄耗尽层），反之则不可通过，好比单向的地铁闸机。这种单向导通的特性，就成了所有芯片开关的物理基础。 日常电路的开关需要人为操纵，而科学家则希望造出一个由电子自身来触发的开关，只需施加一个微小的电信号即可控制电流的通和断。单个PN结只能当二极管，而将两个PN结巧妙地组合起来，就得到了晶体管：在一块P型硅上挖两个N型的坑，一个叫源极（犹如水源），一个叫漏极（犹如出水口），如此就和P型衬底之间形成两个背靠背的PN结，然后在P型衬底上方盖一层极薄的二氧化硅绝缘膜，再加一块金属电极，叫栅极（犹如水龙头把手）。不给栅极施加电压，源极和漏极之间的P型衬底无自由电子，是绝缘的，开关断开；给栅极一个正电压，正电荷会在绝缘层下方的P型衬底表面感应出负电荷，导致P型硅表面翻转成一条N型导电沟道，相当于在断开的河流中间挖出一条水渠，电流便从源极流到漏极，开关闭合。这就是由电信号触发的开关。 电流的通和断，刚好对应计算机的底层语言：1和0。晶体管的串联并联可以构造基本的逻辑门：与、或和非。 制造芯片 把几百亿个晶体管按照设计图连接起来，即可构造出能执行复杂运算的电路，也即芯片。 如何制造芯片？首先，将单晶硅锭切成直径300毫米、厚度不到1毫米的圆形薄硅片，即晶圆。再由精度达到纳米级的光刻机将电路图印到晶圆上，随后刻蚀出电路。其后，为了让特定区域的硅变成N型或P型半导体，必须进行掺杂，注入磷、硼等杂质，而这需要近1000°C的高温退火来激活杂质原子，然后沉积金属铺上晶体管之间的导线，最后抛光打磨平整。这一套流程要重复几十层，把百亿个晶体管盖成微观城市，全部完成后切割成小块，最后封装成我们所用的芯片。 摩尔定律背后：电阻、电容与韬 晶体管的每一次通断都需要时间，这个时间由电阻R和电容C决定。电阻R相当于电流在晶体管沟道、导线、接触点遇到的阻力。而栅极金属和下方沟道就像两个平行板，中间夹着绝缘层，天然构成了一个电容器。电容C越大，充满电或放完电所需要的时间越长。 R与C相乘，得到一个RC时间常数，以希腊字母τ（读作“韬”）表示：τ=R×C。τ越小，晶体管的每一次开关就越快，芯片执行指令的速度越来越快，性能也就越来越强。 不断缩小晶体管，会使沟道变短，从而降低电阻R，也会使栅极面积缩小，辅以更精巧的结构和新材料来有效降低电容C，最终实现τ的下降，大大提升开关速度，与此同时又降低了功耗，此即为摩尔定律背后的物理基础。 1965年，戈登·摩尔观察到，每隔一段时间，芯片上的晶体管数量都会呈指数级增长（因为晶体管变小了） 。大概每隔18到24个月，芯片上能容纳的晶体管数量便翻一番，从而在不变的成本下实现性能翻倍。须知摩尔定律不是物理定律，而是行业共同遵守的一个预言，不按这个节奏更新，就卷不过竞争对手。 量子隧穿效应 好景不长，晶体管越缩越小，关键尺寸逼近1.5纳米时，物理规则便挡住了去路。 在经典物理之中，物体的能量必须够高，才能翻过高墙。但在量子力学所支配的微观世界里，电子既是粒子，也是一团模糊的概率云。它的位置并不确定，而是有一定概率出现在任何地方。所以，即使它的能量低于墙的高度，它依然有一定概率直接穿过墙——就像墙里凭空出现了一条隧道。这就是量子隧穿效应。 当晶体管中起隔绝作用的栅氧化层薄到1.5纳米以下时，也就进入了量子力学的世界，电子就会从源极隧穿到漏极，导致晶体管关不严，漏电飙升，芯片发热，逻辑混乱，最终报废。 这是物理法则划定的红线，设备再强也突破不了这个极限。传统的缩小路线走到1.5纳米左右就到头了。于是人们想出了向上堆的办法，在不扩大芯片面积的情况下增大晶体管数量。 传统商业3D芯片 为了延续摩尔定律，市面上的芯片已经通过向上盖楼来增加晶体管数量、缩短传输距离和降低功耗。其工艺是先在不同的晶圆上分别独立制造好电路，然后把两张做好的晶圆面对面键合在一起，再用钻孔设备钻出垂直的孔，填上金属，这些垂直的通道叫穿硅通孔（TSV），用来连接上下层电路。 这个方法就像先烤好几张完整的煎饼，再把它们摞在一起，最后戳几个大洞、灌上酱来连接。优点是好实现、已量产，缺点却也不少。其一是对齐精度粗：把两张已经做好的晶圆贴在一起，只能实现微米级的对准；而芯片内部晶体管的尺寸为几纳米，差几百乃至几千倍。其二是连接稀疏：穿硅通孔的直径为几微米到几十微米，而且不能打太多，否则会破坏电路，所以上下层之间的连接通道很少，就像两座城市之间只有几条窄窄的公路。其三是层数有限：一般只能叠2～3层，每加一层就要重新键合一次，成本飙升，良率下降。 1 2 下一页 余下全文